Este trabajo presenta el diseño y validación de un núcleo digital para comunicación UART orientado al control y sincronización de dispositivos MEMS (Sistemas Microelectromecánicos) y un espectrómetro, estableciendo una ruta de migración hacia circuitos integrados de aplicación específica (ASIC). La metodología empleó el lenguaje Verilog para implementar un controlador UART 8N1 y un módulo de disparos TTL parametrizable, integrados inicialmente en una FPGA Tang Nano 9K. El sistema permite la secuenciación de comandos mediante un script en Python y asegura la fiabilidad con acuse de recibo al host. Además de la verificación en Vivado, se ejecutó el flujo físico de diseño mediante la herramienta de código abierto OpenLane para generar un prototipo ASIC con verificación DRC/LVS. Los resultados demuestran la viabilidad técnica del diseño, logrando un layout con 1974 celdas y un consumo de potencia optimizado, facilitando su futura implementación en silicio.
Diseño y Validación de ASIC para Comunicación UART y Control de Dispositivos MEMS
Resumen
Detalles
- Año
- 2026
- Autores
- Diego Bouche, Edwin Acevedo, Maytee Zambrano, Fernando Arias, Edson Galagarza
- Revista / Conferencia
- Zenodo
- Tipo
- Conferencia
- Enlace externo
- Ver publicación →